| #519 کد مقاله | زمینه: کامپیوتر | ||
عنوان انگلیسی: |
Design and VHDL Modeling of All-Digital PLLs |
تعداد صفحات انگلیسی: |
4 صفحه |
عنوان فارسی: |
طراحی و مدل سازی VHDL PLLهای تمام دیجیتال |
تعداد صفحات فارسی: |
12 صفحه |
نوع فایل: |
فایل word ترجمه و pdf انگلیسی |
قیمت فروش: |
50,000 ريال |
چکیده فارسی: |
چکیده در این مقاله، یک مدل VHDL از یک حلقه قفل فاز[1] تمام دیجیتال مرتبه دوم (ADPLL) بر اساس آشکارسازهای فاز انفجاری[2] ارائه شده است. ADPLLتوسعه یافته، به عنوان بخشی از یک ژنراتورهای کلاک توزیعی مبتنی بر شبکههای ADPLL انتخاب میشود. این مقاله یک مدل و معماری اصلی از یک آشکارساز فاز با فرکانس چند بیتی دیجیتال (PFD) ارائه میدهد و مدل سازی VHDL از مسائل و متاپایداری مرتبط با عملیات ناهمزمان PFDهای دیجیتال در جزئیات توضیح میدهد. این معماری خاص از PHD دیجیتال توسط عملیات همزمان شبکه ADPLL در زمینه ژنراتور کلاک توزیعی، مورد نیاز است. کل مدل ADPLL توسط شبیه سازی صرفا رفتاری (VHDL) و مخلوط تایید شده است، که در آن آشکارساز دیجیتال PFD توسط مدل سطح ترانزیستور آن نشان داده شد. |
||
نسخه انگلیسی: |
|||
قیمت فروش: |
50,000 ريال |
||
|
پرداخت اینترنتی و دریافت
|
|||
تمامی کالاها و خدمات این فروشگاه حسب مورد دارای مجوزهای لازم از مراجع مربوطه می باشند و فعالیت های این سایت تابع قوانین و مقررات جمهوری اسلامی ایران است.
خوراک اخبار فراترجمه
ثبت سفارش آنلاین ترجمه