مقاله #792

چکیده- به منظور دستیابی به کلاک های مورد نیاز در طراحی های سرعت بالا و با تراکم بالا، به مدیریت کننده های کلاک FPGA نیاز می باشد. انعطاف پذیری و قابلیت برنامه نویسی آنها در حوزه برنامه های قابل پشتیبانی توسط آنها، امری ضروری است. معماری های FPGA اخیر نظیر Xilinx Virtex Series پیکربندی مجدد دینامیک و جزئی در زمان اجرا را ممکن می سازند. ساخت FPGA می تواند داده های پیکربندی آنرا در زمان اجرا اصلاح کند و جایگزینی بخش های خاص یک طراحی سخت افزاری پیاده سازی شده را ممکن سازد که سبب می شود که سیستم با توجه به نیازهای کاربرد، تطبیق یابد.

این مقاله طرح کلی یک روش جدید سنتز فرکانس دیجیتال را همراه با مدیریت کننده های کلاک FPGA ارائه می کند. روش پیاده سازی پیشنهادی، سنتز فرکانس را با استفاده از پورت پیکربندی مجدد دینامیک (DRP) یک DCM از طریق ماژول پیکربندی مجدد انجام می دهد. طراحی بر روی روش های مبتنی بر پیکربندی مجدد جزئی تمرکز می کند که به طور دینامیک فرکانس کلاک یک DCM را مطابق با نیازهای متغیر برنامه اجرایی، مجددا پیکربندی می کند. فاز و فرکانس خروجی را می توان به سرعت و دقت در Fly بکار بست. ابتدا معماری پیشنهادی شبیه سازی شده، سپس پیاده سازی شده و به صورت تجربی بر روی یک برد Virtex-5 FPGA صحه گذاری شده است.