چهارشنبه ۲۵ فروردین ۰۰

مقاله #519

#519 کد مقاله زمینه: کامپیوتر
عنوان انگلیسی:
Design and VHDL Modeling of All-Digital PLLs
تعداد صفحات انگلیسی:
4 صفحه
عنوان فارسی:
طراحی و مدل سازی VHDL PLLهای تمام دیجیتال
تعداد صفحات فارسی:
12 صفحه
نوع فایل:
فایل word ترجمه و pdf انگلیسی
قیمت فروش:
50,000 ريال
چکیده فارسی:

چکیده

در این مقاله، یک مدل VHDL از یک حلقه قفل فاز[1] تمام دیجیتال مرتبه دوم (ADPLL) بر اساس آشکارسازهای فاز انفجاری[2] ارائه شده است. ADPLLتوسعه یافته، به عنوان بخشی از یک ژنراتورهای کلاک توزیعی مبتنی بر شبکه­های ADPLL انتخاب می­شود. این مقاله یک مدل و معماری اصلی از یک آشکارساز فاز با فرکانس چند بیتی دیجیتال (PFD) ارائه می­دهد و مدل سازی VHDL از مسائل و متاپایداری مرتبط با عملیات ناهمزمان PFD­های دیجیتال در جزئیات توضیح می­دهد. این معماری خاص از PHD دیجیتال توسط عملیات همزمان شبکه ADPLL در زمینه ژنراتور کلاک توزیعی، مورد نیاز است. کل مدل ADPLL توسط شبیه سازی صرفا رفتاری (VHDL) و مخلوط تایید شده است، که در آن آشکارساز دیجیتال PFD توسط مدل سطح ترانزیستور آن نشان داده شد.



نسخه انگلیسی:
قیمت فروش:
50,000 ريال
پرداخت اینترنتی و دریافت
new order
زمینه مقاله

زمینه مورد نظر:

new order
ورود به سیستم
- فراموشی گذرواژه ؟
محاسبه فوری هزینه ترجمه
شما میتوانید با انتخاب زمینه و زبان ترجمه و وارد نمودن تعداد کلمات متنی که باید ترجمه شود، هزینه و زمان تحویل ترجمه را بدست بیاورید.
زمینه: زبان: تعداد کلمه:
پست الکترونیکی شما :

خبری شد خبرتان خواهیم کرد!

آیا سوالی دارید؟

سوال خود را با ما در میان بگذارید

تماس با پشتیبانی

ورود به سیستم


تماس با پشتیبان