#31 کد مقاله | زمینه: برق و الکترونیک | ||
عنوان انگلیسی: |
New Subthreshold Concepts in 65nm CMOS Technology |
تعداد صفحات انگلیسی: |
5 صفحه |
عنوان فارسی: |
مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری |
تعداد صفحات فارسی: |
15 صفحه |
نوع فایل: |
فایل word ترجمه و pdf انگلیسی |
قیمت فروش: |
80,000 ريال |
چکیده فارسی: |
در این مقاله، در مورد چالشهای مختلف کار در ناحیه زیرآستانه ای[1] در مدارهای با فناوری CMOS 65 نانومتر، بحث می شود. مدارهای گوناگونی برای یافتن بهترین آرایش در ناحیه کاری زیرآستانه ای مورد بررسی قرار می گیرد و در کار با ولتاژهای تغذیه بسیار پایین شبیه سازی می گردد. برای پشتیبانی از مباحث نظری انجام شده، آرایشهای گوناگون مداری مورد آزمایش و شبیه سازی قرار می گیرد. جنبه های گوناگون مدارهای فلیپ فلاپ با جزییات تشریح می شود تا بهترین توپولوژی برای استفاده در ولتاژهای تغذیه بسیار پایین و کاربردهای بسیار کم توان بررسی شود. نتایج شبیه سازی نشان می دهد مصرف توان در مدارهای پیشنهادی این مقاله، مقایسه با دیگر فلیپ فلاپ ها حداقل 23% کاهش می یابد. همچنین زمان راه اندازی[2] و زمان نگهداری[3] نیز بهبود می یابد. کلمات کلیدی: ولتاژ پایین، کم توان، زیرآستانه، مقیاس نانو |
||
نسخه انگلیسی: |
|||
قیمت فروش: |
80,000 ريال |
||
پرداخت اینترنتی و دریافت
|